Из-за необходимости ожидания накопления (или стекания) заряда на конденсаторе (ячейке) быстродействие DRAM ограничено временем ( t1 ) заряда/разряда (что зависит от размера емкости). Для постоянного хранения заряда ячейки (рис. 1) еще необходимо ее регенерировать - перезаписывать содержимое для восстановления нормального заряда единицы.
Рис. 1. Принципиальная схема ячейки динамической памяти
Термин «предварительная выборка массива памяти» или «предварительная выборка» описывает параллелизм, используемый во всех современных DRAM-устройствах и видеопамяти (см. рис. 2). Цель предварительной выборки — обеспечить соответствие умеренной скорости массива внутренней емкостной памяти с гораздо более высокой скоростью ввода-вывода внешнего интерфейса.
Рис. 2
Устройства GDDR5, GDDR5X и GDDR6 обеспечивают 32-битный интерфейс передачи данных для контроллера памяти; однако во их внутренней архитектуре имеются значительные различия.
GDDR5 SGRAM использует внутреннюю предварительную выборку 8n, как показано на рис. 3 ниже. 8n относится к внутренней шине данных, которая в 8 раз шире, чем интерфейс ввода-вывода устройства ( 8n — 8х16 или 8х32). Каждый доступ для записи или чтения составляет 256 бит или 32 байта в ширину. Параллельно-последовательный verter переводит каждый 256-битный пакет данных в восемь 32-битных слов данных, и передает их последовательно по 32-битной шине данных. При этой предварительной выборке 8n внутреннее время цикла массива 1ns равно скорости передачи данных 8 Гбит/с при ввода-выводе. Длительность одного слова данных со скоростью 8 Гбит/с составляет 125ps или 1/8 цикла массива по времени.
Рис. 3
GDDR5X. Когда разработали GDDR5X, то удвоили предварительную выборку массива (16n вместо 8n ). Этот подход прост и успешно реализован в разработке основ потокового стандарта DDR DRAM. Это позволило производителям DRAM сбалансировать конструктивные ограничения, установленные на время цикла массива, с постоянно растущим спросом на более высокие скорости передачи данных.
GDDR5X использует внутреннюю 16n предварительную выборку, как показано на рис. 4. Внутренняя шина данных в 16 раз шире, чем интерфейс ввода-вывода устройства. Каждая память для записи или чтения имеет доступ - 512 бит или 64байта. Преобразователь с параллельным соединением преобразует каждый 512-разрядный пакет данных в шестнадцать 32-битных слов данных, которые последовательно передаются по 32-битной шине данных. При этой предварительной выборке 16n одно и то же время цикла внутреннего массива 1ns равно скорости передачи данных 16 Гбит/с на входе / выходе. Длительность одного слова данных со скоростью 16 Гбит/с составляет 62,5ps, или 1/16 из времени цикла массива.
Рис. 4
GDDR6 поддерживает одну и ту же 16n предварительную выборку GDDR5X, но логически разбивает 32-битный интерфейс данных на два 16-битных канала A и B, как показано на рис. 7. Эти два канала полностью независимы друг от друга. Для каждого канала запись или чтение доступ к памяти - 256 бит или 32 байта. Преобразователь с параллельным последовательным преобразованием преобразует каждый 256-битный пакет данных в шестнадцать 16-битных слов данных, которые передаются последовательно по 16-разрядной шине данных. (Из-за этой 16n предварительной выборки с GDDR6, то же время цикла внутреннего массива 1ns равно скорость передачи данных 16 Гбит / с). Двухканальный режим работы GDDR6 позволяет разработчикам контроллеров, знакомым с GDDR5 рассматривать одно устройство GDDR6 просто как два устройства GDDR5. В этом случае каждый 16-битный канал обеспечивает такую же 32-байтную доступность, как и одно 32-разрядное устройство GDDR5.
Рис. 5
На рис. 6 показана предварительная выборка массива памяти в виде временных диаграмм. Два режима чтения доступны: GDDR5 8n (n=32), GDDR5X 16n (n=32), GDDR6 16n (n=16 и 16).
Рис. 6
Версия сайта для слабовидящих