Группы сигналов процессоров Core i7 (типы выполняемых ими функций, технологии и спецификации).
Переход на современные сигнальные протоколы сопряжен с большими проблемами технологического характера. Пониженное напряжение питания означает переход на другую норму производства кристаллов. Необходима специализированная аппаратура для контроля над операциями, осциллографы для снятия тайминговых характеристик новых чипов и специальные имитаторы критических условий.
В табл. 1 сигналы процессора Core i7 сгруппированы по типам выполняемых функций, технологий и спецификаций. Буферный тип указывает технологию, которая используется для передачи сигналов. Есть сигналы которые имеют согласующее сопротивление (ODT). Есть некоторые сигналы, которые не имеют ODT и должны быть терминированы на плате. Сигналы, которые имеют ODT, перечислены в табл. 2.
Таблица 1
|
Группа сигнала |
Тип |
Сигналы |
|
Тактовые импульсы системы |
||
|
Differential |
Clock Input |
BCLK_DP, BCLK_DN |
|
Группа сигналов шины QPI |
||
|
Differential
|
Intel QPI Input |
QPI_DRX_D[N/P][19:0], QPI_CLKRX_DP, QPI_CLKRX_DN |
|
Differential |
Intel QPI Output |
QPI_DTX_D[N/P][19:0], QPI_CLKTX_DP, QPI_CLKTX_DN |
|
Тактовые импульсы DDR3 |
||
|
Differential |
DDR3 Output |
DDR{0/1/2}_CLK[D/P][3:0] |
|
Командные сигналы DDR3 |
||
|
Single ended
|
CMOS Output |
DDR{0/1/2}_RAS#, DDR{0/1/2}_CAS#, DDR{0/1/2}_WE#, DDR{0/1/2}_MA[15:0], DDR{0/1/2}_BA[2:0] |
|
Single ended |
Asynchronous Output |
DDR{0/1/2}_RESET# |
|
Сигналы управления DDR3 |
||
|
Single ended |
CMOS Output |
DDR{0/1/2}_CS#[5:4], DDR{0/1/2}_CS#[1:0], DDR{0/1/2}_ODT[3:0], DDR{0/1/2}_CKE[3:0] |
|
Сигналы Данных DDR3 |
||
|
Single ended
|
CMOS Bi-directional |
DDR{0/1/2}_DQ[63:0] |
|
Differential |
CMOS Bi-directional |
DDR{0/1/2}_DQS_[N/P][7:0] |
|
Сигналы порта TAP |
||
|
Single ended |
TAP Input |
TCK, TDI, TMS, TRST# |
|
Single ended |
GTL Output |
TDO |
|
Вспомогательные сигналы управления и контроля |
||
|
Single ended
|
Asynchronous GTL Output |
PRDY# |
|
Single ended
|
Asynchronous GTL Input |
PREQ# |
|
Single ended |
GTL Bi-directional |
CAT_ERR#, BPM#[7:0] |
|
Single Ended
|
Asynchronous Bi-directional |
PECI |
|
Single |
Analog Input |
Ended COMP0, QPI_CMP[0], DDR_COMP[2:0] |
|
Single ended
|
Asynchronous GTL Bi-directional |
PROCHOT#
|
|
Single ended
|
Asynchronous GTL Output |
THERMTRIP# |
|
Single ended |
CMOS Input/Output |
VID[7:6] VID[5:3]/CSC[2:0] VID[2:0]/MSID[2:0] VTT_VID[4:2] |
|
Single ended
|
CMOS Output |
VTT_VID[4:2] |
|
Single ended |
Analog Input |
ISENSE |
|
Сигнал «Сброса» |
||
|
Single ended Reset Input RESET# |
|
|
|
Сигналы PWRGOOD (хорошее питание) |
||
|
Single ended |
Asynchronous Input |
VCCPWRGOOD, VTTPWRGOOD, VDDPWRGOOD |
|
Питание и другие |
||
|
|
Power |
VCC, VTTA, VTTD, VCCPLL, VDDQ |
|
|
Asynchronous CMOS Output |
PSI# |
|
|
Sense Points |
VCC_SENSE, VSS_SENSE |
|
|
Other |
SKTOCC#, DBR# |
Таблица 2. Сигналы с ODT
|
Номер группы |
Наименование сигналов |
|
1 |
QPI_DRX_DP[19:0], QPI_DRX_DN[19:0], QPI_DTX_DP[19:0], QPI_DTX_DN[19:0], QPI_CLKRX_D[N/P], QPI_CLKTX_D[N/P] |
|
2 |
DDR{0/1/2}_DQ[63:0], DDR{0/1/2}_DQS_[N/P][7:0], DDR{0/1/2}_PAR_ERR#[0:2], VDDPWRGOOD |
|
3 |
BCLK_ITP_D[N/P] |
|
4 |
PECI |
|
5 |
BPM#[7:0], PREQ#, TRST#, VCCPWRGOOD, VTTPWRGOOD |
Примечание таблицам 1 и 2.
1. Если иначе не определено, сигналы имеют согласующее сопротивление(ODT) 50 Ω подключенное к VSS.
2. PREQ#, BPM [7:0], TDI, TMS и BCLK_ITP_D [N/P] имеют согласующее сопротивление (ODT) 35 Ω подключенное к напряжению VTT.
3. VCCPWRGOOD, VDDPWRGOOD и VTTPWRGOOD имеют согласующее сопротивление (ODT) в пакете с 10 kΩ/ 20 kΩ подключенное к VSS.
4. TRST# имеет согласующее сопротивление (ODT) в пакете с 1 kΩ / 5 kΩ подключенное к напряжению VTT.
5. Все сигналы DDR подключены к напряжению VDDQ/2.
6. DDR {0/1/2} относится к Каналу DDR3 0, Каналу DDR3 1, и Каналу DDR3 2.
7. В то время как TMS и TDI не имеют терминаторов, эти сигналы «подтягивают», используя резистор 1–5 kΩ, к VTT.
8. В то время как TCK не имеет терминатора, этот сигнал «подтянут», используя резистор 1–5 kΩ, к VSS.
Версия сайта для слабовидящих