Прямые и инверсные логические сигналы микропроцессорной технике.

Прямые и инверсные логические сигналы микропроцессорной технике.

                В микропроцессорной технике применяются прямые и инверсные логические сигналы. В случае прямых сигналов логическому нулю соответствует низкий уровень сигнала, логической единице - высокий. В случае инверсных сигналов все наоборот. Инверсию сигналов обозначают разными способами: перед названием сигнала ставят знак "минус", над именем проводят черту, после имени ставят обратную косую черту или решетку. В данной статье используется последний способ. Управляющие сигналы обычно инверсные. Это так называемые L (Low)-активные сигналы, у которых активный уровень сигнала - низкий. Это нужно, чтобы: повысить помехозащищенность, которая у ТТЛ несимметричная. Входные токи стремятся подтянуть уровень к высокому, и в случае прямых H (High)-активных сигналов это действует согласно с помехой, чреватой ложными срабатываниями. При L-активных сигналах входной ток противодействует помехе. Особенно важно использовать L-активность для сигналов, передаваемых по кабелям. Кроме того, L(Low)-активные сигналы обеспечивают возможность нескольким источникам управлять одной и той же линией. L-активная линия "подтягивается" к высокому уровню резистором, а активный сигнал может вводить любой подключенный к ней вентиль с открытым коллектором (можно с тристабильным выходом). В компьютерах типа IBM PC принцип L-активности управляющих сигналов интерфейса был нарушен дважды: Н-активность имеют сигналы запросов аппаратных прерываний IRQx и каналов прямого доступа DRQx. Это привело к невозможности совместного использования линий прерываний и каналов DMA.
                Обозначение и порядок бит и байт шин адреса/данных. В шине данных D0 обозначает самый младший бит LSB (Least Significant Bit), a D7 - старший бит байта - MSB (Most Significant Bit). Иногда в описании интерфейсов биты данных обозначаются как D1...D8, при этом младший бит - D1. На рисунках принято старший бит изображать слева, а младший - справа. Обозначение D[7:0] относится к группе сигналов D7, D6,..., D1, D0, a D[0:7] - к тем же сигналам, но в порядке естественной нумерации.

                В двухбайтном слове, размещаемом в памяти, принят LH-порядок следования: адрес слова указывает на младший байт L (Low), а старший байт Н (High) размещается по адресу, на единицу большему. В двойном слове порядок будет аналогичным - адрес укажет на самый младший байт, после которого будут размещены следующие по старшинству. Этот порядок естествен для процессоров Intel. На рис. 1 показаны диапазоны и способы представления двоичных нуля и единицы.
                Эффективность любого сигнального протокола состоит в конечных значениях логических уровней (напряжение, соответствующее логическому "0" и "1") и их дискретности (разности между уровнями логического "0" и "1"). Если на первый параметр влияет технология изготовления кристалла, то от второго параметра напрямую зависит быстродействие. Уменьшая напряжение логических уровней, мы добиваемся уменьшения потребляемой и рассеиваемой мощности. Уменьшая второй параметр, мы уменьшаем время, требуемое на переключение транзистора - следовательно, увеличиваем быстродействие.
                Разделение сигналов на группы по логическим уровням способствует уменьшению влияния электромагнитной интерференции и повышению эффективности протокола. Например, технология Rambus основана на новом электрическом интерфейсе RSL (Rambus Signaling Levels), который дает возможность получить результирующую частоту 800 МГц и более, а также использовать стандартный CMOS-интерфейс сигналов ввода-вывода ядра ASIC. Высокоскоростной протокол сигналов RSL использует низковольтный перекос номинальных напряжений логического "0" (1,8В) и логической "1" (1,0В) с перекосом всего-навсего в 800 мВ.



Рис. 1. Способы представления двоичных нуля и единицы: а) для цифровых элементов ТТЛ ; б) для цифровых CMOS – структур.

Таблица 2. Примеры сигнальных интерфейсов памяти.


                Например, для стандартных модулей SDR/DDR SDRAM DIMM используется низковольтная транзисторно-транзисторная логика 3,3V-LVTTL (Low Voltage Transistor-Transistor Logic) с интерфейсом 3,3 В, а для некоторых современных вариантов SDR/DDR PC133 и Registered DIMM намечается скорый переход с применением более совершенного варианта терминирующей логики - SSTL_3 (Stub Series Terminated Logic) с последующим переходом на SSTL_2. Использование дифференциального протокола направлено на уменьшение задержек, связанных со временем переключения транзистора между активными логическими уровнями: переключение между уровнями логического "0" и "1" происходит не по достижении конечного значения напряжения, а несколько ранее.
                Ввод линии опорного напряжения помогает осуществлять прецизионный контроль за возможными амплитудными девиациями протокола. Например, в RSL, при использовании линии опорного напряжения 1,4 В, уровень логической "1" соответствует промежутку 1,2-1,0 В, а уровень логического "0" - 1,6-1,8 В. Поэтому значение 1,2 В можно считать "1", а уровень 1,6 В - "0", причем реальная логическая дискретность теперь составляет всего-навсего 0,4 В. Контрольным порогом срабатывания является точка пересечения реального и дополняющего сигналов (VX - cross-point), уровень которой составляет 50% от разности уровня опорного напряжения и порога переключения между активными уровнями, оговоренными сигнальным протоколом. Данная псевдо-дифференциальная схема позволяет не только компенсировать задержки на переключение, но и значительно снизить влияние электромагнитной интерференции за счет уменьшения длительности шума коммутации сигнала.
                Входные и выходные сигналы процессоров семейства Core i7 имеют большое разнообразие рабочих уровней сигналов, протоколов обмена, схем согласования и "гашения" сигналов скоростных линий. В различных полупроводниковых цифровых микросхемах и процессорах широко используются логические вентили на TTL (ТТЛ) и CMOS (КМОП) структурах. Внутри сложных микросхем применяются и другие типы ячеек, но они обычно обрамляются внешними схемами с параметрами TTL- или CMOS-вентилей. Логические элементы CMOS отличаются от TTL большим размахом сигнала (низкий уровень ближе к нулю, высокий - к напряжению питания), малыми входными токами (почти нулевыми в статике, в динамике - обусловленными паразитной емкостью) и малым потреблением, однако их быстродействие несколько ниже. В отличие от TTL, микросхемы CMOS допускают более широкий диапазон питающих напряжений. Микросхемы TTL и CMOS взаимно стыкуются, хотя вход CMOS требует более высокого уровня логической единицы, а выход CMOS из-за невысокого выходного тока можно нагружать лишь одним TTL-входом. Современные схемы CMOS по параметрам приближаются к TTL и хорошо стыкуются с ними. Схемы CMOS имеют те же типы выводов, но вместо выхода с открытым коллектором у них присутствует выход с открытым стоком (что по логике работы одно и то же).
                Для того чтобы любая синхронизируемая схема зафиксировала желаемое состояние, сигналы на входах должны установиться до синхронизирующего перепада за некоторое время, называемое временем установки TSETUP, И удерживаться после него в течение времени удержания THOLD. Значение этих параметров определяется типом и быстродействием синхронизируемой схемы, и в пределе один из них может быть нулевым.